ZEISS | Jena
Nutze die Chance, Studium und Praxis in einem innovativen Umfeld zu verknüpfen. Arbeite aktiv an spannenden Projekten und sammle wertvolle Erfahrungen für Deine berufliche Zukunft. Du wirst Codegeneratoren in Python entwerfen, um VHDL-Module automatisch zu generieren. Diese Module integrierst Du in bestehende VHDL-Designs und führst Äquivalenztests mit der Simulationsumgebung Questa Sim durch. Außerdem verifikst Du mithilfe derselben Simulationstechnologie und synthetisierst den VHDL-Code für leistungsstarke FPGA-Plattformen. Durch diese vielseitige Tätigkeit wachsen Deine programmierpraktischen Fähigkeiten in Python und VHDL, während Du Dich fachlich und persönlich weiterentwickelst. ‒
Weiterbildungsmöglichkeiten | Gutes Betriebsklima | Vollzeit | + weitere Benefits
mehr erfahren
Heute veröffentlicht